О. Ю. Зиновчик, А. А. Фортунатов, П. Б. Родионов

IP-ядра ПЛИС/СБИС для адаптивного формирования диаграммы направленности антенной решетки и пространственно-временной фильтрации

В работе представлены два IP-ядра ПЛИС для адаптивной пространственно-временной фильтрации сигналов антенной решётки: ядро вычисления аппроксимации корреляционной матрицы и ядро адаптивного фильтра. Предложена гетерогенная архитектура, в которой ПЛИС выполняет потоковую обработку сигналов, а расчёт весовых коэффициентов вынесен на внешний вычислитель. Для сокращения потребляемых ресурсов применены оптимизации на трёх уровнях: учёт эрмитовости и стационарности корреляционной матрицы (снижение размерности с N^2·M^2 до N·M^2), алгоритм комплексного умножения Карацубы (экономия 25% умножений) и временное мультиплексирование каналов. Дополнительно использованы каскадные соединения DSP48 для уменьшения маршрутизации и повышения компактности размещения в ПЛИС Xilinx. Ядра синтезированы для ПЛИС Xilinx Zynq UltraScale+ MPSoC (ZU7EV) с параметрами M = 16 каналов, N = 12 временных отсчётов, Fs = 30 МГц. Результаты показывают линейный рост ресурсов DSP48 от числа отсчетов M и временных тапов N для корреляции и только от временных тапов N для фильтрации. Достижимость рабочей частоты 480 МГц и ограничение по времени накопления корреляций (35 мс из-за разрядности аккумуляторов). Архитектура масштабируема под различные значения параметров (M, N, Fs) и ограничения ПЛИС.

КЛЮЧЕВЫЕ СЛОВА: адаптивная пространственно-временная фильтрация, антенные решетки, корреляционная матрица, цифровая обработка сигналов, ПЛИС, DSP48.